support писал(а): 03 янв 2021, 20:51 Возможно не штатными платами и прошивается у меня нормально c доп платами (от Кларка)и с бутлодером (попробуйте, ссылки выше привел). Ошибка компиляции только с доп платами, штатные платы компилируются.
Так же прошивается и через уарт и через ST LINK.
Не понял что за проблема между разными ядрами, сжато ситуация выглядит следующим образом:
1. Реализация STM32F103C от автора реализована на ядре от STM32duino. По умолчанию в этом ядре определены не все UART и в fLprogUtilitues.h создаются дополнительные объекты, например Serial2(сейчас не за компьтером и потому перечислить все создаваемые объекты не могу).
2.не совсем понимаю какими дополнительными библиотеками Вы пользуетесь при использовании ядра от Clark. Мы столкнулись с аналогичной проблемой в библиотеке RT_HW_BASE.h, которая также создавала имена с аналогичными именами, в результате чего возникали конфликты имён и соответсвенно ошибки компиляции. В последней версии RT_HW_BASE.h мы обошли эту проблему. Вчера на стенде грузили в STM32F10CB один и тот же тест